崗位名稱：FPGA開發(fā)驗證工程師（2人）
用工方式：勞務派遣
投遞郵箱：yhu@cnic.cn
崗位職責：
1、負責FPGA模塊開發(fā)，參與項目需求分析，協(xié)助進行核心模塊的詳細設計，并完成代碼開發(fā)；
2、協(xié)助核心模塊RTL設計驗證，完成FPGA系統(tǒng)仿真和板級調試及系統(tǒng)調試，撰寫相關文檔；
3、分析并解決開發(fā)、調試過程中遇到的問題。
任職要求：
1、本科及以上學歷，電子、微電子、通信、計算機科學等相關專業(yè)背景；
2、熟悉Altera/Xilinx/Lattice等公司芯片開發(fā)環(huán)境及仿真調試工具；
3、熟悉Verilog HDL語言和時序約束、時序分析、時序優(yōu)化方法；
用工方式：項目聘用
投遞郵箱：yhu@cnic.cn
崗位職責：
1、負責FPGA系統(tǒng)設計、關鍵技術研究，參與項目需求分析，研究落實項目技術細節(jié)，牽頭核心模塊的詳細設計；
2、獨立負責較復雜FPGA單元架構設計和RTL設計驗證，完成FPGA系統(tǒng)仿真和板級調試及系統(tǒng)調試，撰寫FPGA架構及單元模塊設計和驗證文檔；
3、分析并解決開發(fā)、調試過程中遇到的問題。
任職要求：
1、碩士及以上學歷，電子、微電子、通信、計算機科學等相關專業(yè)背景；
2、3年及以上FPGA/ASIC開發(fā)經驗；
3、熟悉Altera/Xilinx/Lattice等公司芯片開發(fā)環(huán)境及仿真調試工具；
4、精通Verilog HDL語言和時序約束、時序分析、時序優(yōu)化方法；
5、具有良好的表達溝通能力和文檔書寫能力、良好協(xié)作意識和團隊合作精神；
用工方式：勞務派遣
投遞郵箱：yhu@cnic.cn
崗位職責：
1、負責FPGA模塊開發(fā)，參與項目需求分析，協(xié)助進行核心模塊的詳細設計，并完成代碼開發(fā)；
2、協(xié)助核心模塊RTL設計驗證，完成FPGA系統(tǒng)仿真和板級調試及系統(tǒng)調試，撰寫相關文檔；
3、分析并解決開發(fā)、調試過程中遇到的問題。
任職要求：
1、本科及以上學歷，電子、微電子、通信、計算機科學等相關專業(yè)背景；
2、熟悉Altera/Xilinx/Lattice等公司芯片開發(fā)環(huán)境及仿真調試工具；
3、熟悉Verilog HDL語言和時序約束、時序分析、時序優(yōu)化方法；
4、具有良好的表達溝通能力和文檔書寫能力、良好協(xié)作意識和團隊合作精神。
崗位名稱：FPGA研發(fā)工程師（1人）
用工方式：項目聘用
投遞郵箱：yhu@cnic.cn
崗位職責：
1、負責FPGA系統(tǒng)設計、關鍵技術研究，參與項目需求分析，研究落實項目技術細節(jié)，牽頭核心模塊的詳細設計；
2、獨立負責較復雜FPGA單元架構設計和RTL設計驗證，完成FPGA系統(tǒng)仿真和板級調試及系統(tǒng)調試，撰寫FPGA架構及單元模塊設計和驗證文檔；
3、分析并解決開發(fā)、調試過程中遇到的問題。
任職要求：
1、碩士及以上學歷，電子、微電子、通信、計算機科學等相關專業(yè)背景；
2、3年及以上FPGA/ASIC開發(fā)經驗；
3、熟悉Altera/Xilinx/Lattice等公司芯片開發(fā)環(huán)境及仿真調試工具；
4、精通Verilog HDL語言和時序約束、時序分析、時序優(yōu)化方法；
5、具有良好的表達溝通能力和文檔書寫能力、良好協(xié)作意識和團隊合作精神；
6、具備網絡芯片架構設計經驗者優(yōu)先，有國產FPGA開發(fā)經驗者優(yōu)先。
信息來源于網絡，如有變更請以原發(fā)布者為準。
來源鏈接：
http://www.cnic.cas.cn/rcdw/rczp/szyxz/202403/t20240315_7036220.html
為防止簡歷投遞丟失請抄送一份至：boshijob@126.com（郵件標題格式：應聘職位名稱+姓名+學歷+專業(yè)+中國博士人才網）
中國-博士人才網發(fā)布
聲明提示：凡本網注明“來源：XXX”的文/圖等稿件，本網轉載出于傳遞更多信息及方便產業(yè)探討之目的，并不意味著本站贊同其觀點或證實其內容的真實性，文章內容僅供參考。
